數字電源器件另一端的精度重要嗎？實(shí)際上，它要比大部分人所認識到的會(huì )重要得多。
 
一個(gè)錯誤預算的實(shí)例
讓我們用一個(gè)實(shí)際IC規格，并考慮精度是如何在其中發(fā)揮作用的。我們使用一片高端FPGA。FPGA的參數表（如下）確定了保證IC能夠正常工作的電源電壓。如果電源電壓超出了這一范圍，器件將不能保證正常工作。

圖1：FPGA參數規格
讓我們關(guān)注VCC電源軌，它在0.85V標稱(chēng)值上下有±30mV波動(dòng)。對于0.85V電源軌，誤差是±3.5%。
乍看起來(lái)，人們會(huì )認為±3% POL能夠對此進(jìn)行處理。不幸的是還有其他一些考慮。

圖2：10A POL負載響應
這幅示波器截屏顯示了VCC POL輸出端上的一個(gè)10A負載脈沖。存在大約8mV的紋波和一個(gè)20mV的簡(jiǎn)短壓降。這帶來(lái)的問(wèn)題是：這些人為干擾是否必須處于±3.3%的規格范圍之內呢？該示波器圖中的波形出現在POL的輸出端。我們必須要問(wèn)：負載承受的是什么？

圖3：功率分配網(wǎng)絡(luò )（PDN）原理圖
這張取自DesignCon 2006“功率分配網(wǎng)絡(luò )設計方法的比較”（Comparison of Power Distribution Network Design Methods）的PDN原理圖示出了封裝和芯片之中的濾波。PDN、封裝去耦和片內電容可以濾除瞬變的某些高頻部分。因此，針對瞬變裕度問(wèn)題的答案是：要看情況而定。一般來(lái)說(shuō)，只有PDN的封裝端將會(huì )濾除最高的頻率。
紋波是另一回事。紋波的頻率較低，而且負載引腳上承受什么樣的紋波，芯片就將承受什么樣的紋波。于是，出于我們進(jìn)行分析的考慮，我們將假設紋波消耗了誤差裕量的一部分，并且忽略掉瞬變。
在紋波為8mV的情況下，我們的誤差預算僅剩下了±22mV，也就是說(shuō)準確度大約為±2.5%。不幸的是，我們并未完成所有的工作。我們必須考慮過(guò)壓（OV）和欠壓（UV）監控器。如果您回顧一下我之前發(fā)表的一篇文章“數字電源監控和遙測”，就會(huì )了解到OV/UV監控器是負責設定跳變點(diǎn)并具有DAC的比較器。我們所關(guān)心的是欠壓和過(guò)壓準確度。
監控器的準確度是誤差預算的一部分，因為我們希望把UV監控器的準確度設定得高于規格值，而將OV監控器的準確度設定得低于規格值。這是保證電源軌滿(mǎn)足IC電源規格指標的唯一方法。（請注意：雖然我們通�？梢越o監控器增添某種濾波處理，這樣瞬變就不至于使其跳變，但是紋波將始終導致其發(fā)生跳變。）
現在，讓我們使用LTC3880監控器的精度，它是±2%。在我們的0.85V電源軌上，則是17mV�，F在，我們的裕量只剩下4mV！POL輸出電壓精度現在必須是0.5%！這可以實(shí)現嗎？
LTC3880數據表顯示了監控器工作時(shí)的輸出精度是±0.5%。我們的電源軌滿(mǎn)足了規范，而監控器確保它能夠正常工作，在之前的文章中我們談到，如果不滿(mǎn)足規范，會(huì )選擇性地觸發(fā)和關(guān)斷，并向基本電路板管理控制器（BMC）發(fā)送故障。

復習一下數學(xué)知識
FPGA規范：30mV
去掉波紋：22mV
去掉監控器精度：4mV
去掉控制環(huán)精度：0mV
有折中方法嗎？
這取決于您所希望的質(zhì)量水平。如果您從規范中去掉監控器而且依靠控制環(huán)，那么所要求的控制環(huán)精度是2%，LTC3880提高了4倍。這意味著(zhù)，它甚至可以支持低于0.85V的電源軌。但是，還有最后一方面我們沒(méi)有考慮到。當您認為我們已經(jīng)完成工作了，實(shí)際上還有更多的問(wèn)題需要處理。

裕度調節是怎么樣的情況呢？
在生產(chǎn)環(huán)境中，電源系統運行于（或超過(guò)）高規格值和低規格值，以消除系統中的任何邊緣性。在我們的設計場(chǎng)合中，這意味著(zhù)以±3.5%的準確度運行系統。在裕度調節期間，監控器將稍做“讓路”，因為此時(shí)的目標是確保系統在整個(gè)規格范圍內擁有可靠性。
我們要確保在極端情況下能夠正常工作，因此，需要通過(guò)控制環(huán)精度，使電源軌設置能超越極端情況，以保證極端情況甚至超過(guò)極端情況的實(shí)際值。如果控制環(huán)精度是0.5%，那么，我們應該把電源軌設置為±4%�？刂骗h(huán)精度如果只有2%（與監控器相似），情況會(huì )怎樣呢？數值應該是±5.5%。

沒(méi)什么大問(wèn)題，對嗎？
倘若FPGA應用由于較高裕度值的原因而失去定時(shí)裕量，那么裕度測試有可能觸發(fā)代價(jià)不菲的故障。您也許需要給設計增加定時(shí)裕量以通過(guò)裕度測試，而假如您無(wú)法容許增加裕量，則或許將導致良率下降�；蛘�，您也可以減小裕度值并降低質(zhì)量（放過(guò)某些缺陷）。無(wú)論采取哪一種方法，遭受損失的不是您就是您的客戶(hù)。如果您為所應為并正確地設定裕度值，則將延緩項目的進(jìn)展，而且您還將蒙受良率損失并傷害到自己的底線(xiàn)。而假如您在裕度測試中弄虛作假，那么您的客戶(hù)就會(huì )遭遇損失，因為他們的系統將不具備可靠性。因此，控制環(huán)路準確度確實(shí)是事關(guān)緊要。這是一個(gè)大問(wèn)題。

閱讀產(chǎn)品規格
應謹慎地對待制造商提供的規格指標。每家制造商在規定其準確度時(shí)都使用了其特有的結構�？刂骗h(huán)路準確度將由多個(gè)部分組成：
1. 電壓差動(dòng)放大器失調和增益
2. 用于A(yíng)DC的電壓基準
3. ADC偏移和增益
4. 外部組件（例如：電阻分壓器）所產(chǎn)生的影響
產(chǎn)品手冊有時(shí)單獨地規定以上指標，或者將其中的一些從規格中省去，抑或根本不直接規定輸出的準確度。LTC3880規定了“總誤差”，因此實(shí)際的準確度是一目了然的。在比較器件時(shí)，如果產(chǎn)品手冊中未給出總誤差指標，則始終必需加以計算。否則，假如您在設計過(guò)程的后期（或者更糟，在大批量生產(chǎn)中）遇到問(wèn)題的話(huà)，就有可能要為自己的選擇而后悔不已了。

概要
我們研究了FPGA規格并進(jìn)行了誤差預算。我們發(fā)現了其他的一些誤差預算組成部分，包括：紋波、控制環(huán)路準確度、監控器準確度和裕度準確度。直接對比FPGA的規格和POL的性能指標并不能反映全面的情況。POL的準確度必須大大高于FPGA產(chǎn)品手冊給出的規格值，以保證器件的運作處于規格范圍之內，并保證兩者在整個(gè)規格范圍內的可靠性，同時(shí)在生產(chǎn)中保持高良率。