TSMC與新思科技合作為T(mén)SMC WoW和CoWoS封裝技術(shù)提供設計流程

• 新思科技Design Platform支持TSMC WoW直接堆疊和CoWoS技術(shù)。
• 解決方案包括多裸晶芯片和中介層（Interposer）的版圖實(shí)現、寄生參數提取和時(shí)序分析以及物理驗證。
• 參考流程使早期客戶(hù)能夠充分發(fā)揮3D-IC的潛力，實(shí)現高性能、低功耗應用。

新思科技（Synopsys, Inc.，納斯達克股票市場(chǎng)代碼： SNPS）宣布，新思科技Design Platform全面支持TSMC WoW直接堆疊和 CoWoS®先進(jìn)封裝技術(shù)。Design Platform支持與3D IC參考流程相結合，幫助用戶(hù)在移動(dòng)計算、網(wǎng)絡(luò )通信、消費和汽車(chē)電子等應用中部署高性能、高連接性的多裸晶芯片技術(shù)。

新思科技Design Platform解決方案包括多裸晶芯片和中介層版圖創(chuàng )建、物理布局規劃和設計實(shí)現、寄生參數提取、時(shí)序分析以及物理驗證。新思科技Design Platform支持TSMC WoW和CoWoS先進(jìn)封裝技術(shù)的主要產(chǎn)品和特性包括：

• IC Compiler™ II布局布線(xiàn)：支持多裸晶芯片布局規劃和實(shí)現，包括中介層和3D晶圓堆疊生成、TSV布局和連接分配、正交多層、45度單層，以及裸晶芯片互連接口模塊生成以用于裸晶芯片間的參數提取和檢驗。
• StarRC™參數提�。褐С諸SV和背面RDL金屬層提取、硅中介層提取，以及裸晶芯片間耦合電容提取。
• IC Validator：支持全系統DRC和LVS驗證、裸晶芯片間DRC及接口LVS驗證。
• PrimeTime® signoff分析：全系統靜態(tài)時(shí)序分析，支持多裸晶芯片靜態(tài)時(shí)序分析（STA）

TSMC設計基礎設施市場(chǎng)部資深總監Suk Lee表示：“高性能先進(jìn)3D硅片制造和晶圓堆疊技術(shù)需要全新的EDA功能和流程，以支持更高的設計和驗證復雜性。我們加強與新思科技的合作，為T(mén)SMC的CoWoS和WoW先進(jìn)封裝技術(shù)提供設計解決方案。我們相信，設計解決方案將使雙方客戶(hù)從中受益，提高設計人員的工作效率，加快產(chǎn)品上市。

新思科技芯片設計事業(yè)部營(yíng)銷(xiāo)與商務(wù)開(kāi)發(fā)副總裁Michael Jackson表示：“通過(guò)深入合作，支持TSMC的WoW和CoWoS芯片集成解決方案的設計解決方案和參考流程將使我們的共同客戶(hù)實(shí)現最佳的質(zhì)量結果。新思科技Design Platform能夠滿(mǎn)足設計人員的進(jìn)度要求，實(shí)現高成本效益、高性能、低功耗的多裸晶芯片方案�！�